Degradation und Zuverlässigkeit ultra-dünner Oxide nach Implantation von Dotierstoffen in und durch die Gateelektrode
Diplomarbeit
Bearbeitungsstatus:
abgeschlossen
Bearbeiter:
Christian Grünsfelder
Betreuer:
- Prof. Dr.-Ing. Heiner Ryssel
Abschlussjahr:
1999
Beschreibung
Eine Schwierigkeit zukünftige CMOS Generationen herzustellen liegt im zunehmenden Prozeßaufwand, der notwendig ist, um die immer kleiner werdenden Dimensionen der Bauelemente zu integrieren. Ein einfacher Gradmesser der Komplexität ist die Anzahl der verwendeten Maskenschritte für eine bestimmte Prozeßgeneration. Gemäß der "National Technology Roadmap for Semiconductors" (Ausgabe 1997) liegt die minimale Anzahl der Maskenschritte für die 0.25µm CMOS-Generation bei 22 und wird für die 0.13µm und 0.1µm Entwicklungen weiter auf 24 und 26 ansteigen.
Implantation durch das Gate (TGI) bietet eine Möglichkeit der Prozeßvereinfachung, da mit nur jeweils einer Maske die Dotierung der Gate-, Kanal- und Wannengebiete des NMOS- bzw. des PMOS-Bauelementes definiert werden können. Bisher allerdings haben Bedenken im Bezug auf die Zuverlässigkeit der durchimplantierten Gate-Oxide eine Anwendung dieser Technik verhindert.
Deshalb wurde im Rahmen dieser Arbeit der Einfluß der Implantation durch das Gate auf die Zuverlässigkeit von 4,5nm dicken Siliziumdioxid Gate-Oxiden detailliert erforscht. Zum einen diente ein Kurzlos dazu, die Auswirkung der Kanal-Durchimplantation allein zu untersuchen, zum anderen wurde ein dual-workfunction CMOS EXTIGATE Prozeß mit Kanal- und Wannenbelegung durch das Gate verwendet, um die Integration im Gesamtprozeß festzustellen.
Es wurde gezeigt, daß die Kanal-Durchimplantation der 4,5nm dicken Oxide bei Anwendung des constant-voltage time-to-breakdown Streßverfahrens zu einer geringfügigen Erniedrigung der Zeit bis zum Durchbruch führt. Als Referenzproben wurden bei diesem Versuch Oxide benutzt, die während des Prozesses keiner Implantation ausgesetzt wurden. Innerhalb des CMOS EXTIGATE Gesamtloses ergab sich keine Verschlechterung der Oxide im Hinblick auf die Zuverlässigkeit sowohl für die getesteten NMOS als auch für die PMOS Kapazitäten.